Verifikasi dan Validasi

Verifikasi dan Validasi

Verifikasi model adalah pembuktian bahwa model komputer yang telah disusun pada tahap sebelumnya mamapu melakukan simulasi dari model abstrak yang dikaji (Eriyatno 1998). 

Dalam pengertian lain, verifikasi adalah sebuah proses untuk meyakinkan bahwa program komputer yang dibuat beserta penerapannya adalah benar. 

Cara yang dilakukan adalah menguji sejauh mana program komputer yang dibuat telah menunjukkan perilaku dan respon yang sesuai dengan tujuan dari model (Schlesinger et al. 1979 dalam Sargent 1998).

Validasi adalah upaya penyimpulan apakah model sistem tersebut merupakan perwakilan yang sah dari realitas yang dikaji, sehingga dapat menghasilkan kesimpulan yang meyakinkan (Eriyatno 1998). Validasi juga merupakan proses iteratif sebagai proses penyempurnaan model komputer (Muhamadi et al. 2001, Eriyatno 1998). 

Validasi dalam pengertian yang lain adalah substansi bahwa model yang dikomputerisasikan dalam lingkup aplikasinya memiliki kisaran akurasi yang memuaskan dan konsisten dengan maksud dari penerapan komputer (Schlesinger et al. 1979 dalam Sargent 1998). 

Proses verifikasi dan validasi dilakukan dalam setiap tahapan proses pemodelan yaitu berupa validasi terhadap model konseptual, verifikasi terhadap model komputer dan validasi operasional serta validitas data.

Validasi bertujuan untuk mengetahui kesesuaian antara hasil simulasi dengan gejala atau proses yang ditirukan. Model dapat dinyatakan baik jika kesalahan atau simpangan hasil simulasi terhadap gejala atau proses yang terjadi di dunia nyata relatif kecil. 

Hasil simulasi yang sudah divalidasi tersebut digunakan untuk memahami perilaku gejala atau proses serta kecenderungan di masa depan, yang dapat dijadikan sebagai dasar bagi pengambil keputusan untuk merumuskan suatu kebijakan di masa mendatang.

Suatu model dikatakan valid jika struktur dasarnya dan polanya dapat menggambarkan perilaku sistem nyata, atau dapat mewakili dengan cukup akurat, data yang dikumpulkan sehubungan dengan sistem nyata atau asumsi yang dibuat berdasarkan referensi sesuai cara sistem nyata bekerja. Walaupun validasi suatu sistem sangat dibatasi oleh model mental dari pemodel, namun demikian untuk memenuhi kaidah keilmuan, pada suatu sistem dinamik tetap tetap harus dilakukan uji validasi. Dalam pengujian validasi suatu model, saat ini terdapat beberapa teknik.

Selain itu, validasi model ini dilakukan pula terhadap kinerja atau keluaran model, yaitu membandingkan hasil keluaran model yang dirancang dan data lapangan pada periode waktu selama 10 tahun. 

Validasi kinerja ini dapat dilakukan dengan memverifikasi grafik keluaran model dan membandingkannya dengan grafik kecenderungan (trend) perubahan dari data lapangan berdasarkan suatu seri data, atau dengan memverifikasi data lapangan berdasarkan perhitungan standar penyimpangan data (root mean square error) pada masing-masing level keluaran model dengan tingkat perbedaan maksimal dari nilai rata-rata data empirik sebesar 10% berdasarkan persamaan standar deviasi.

Model dinyatakan valid jika hasil pengujian (verifikasi) sesuai dengan data lapangan. 

Hasilnya dianggap dapat digunakan untuk mensimulasikan atau memproyeksikan keadaan perubahan yang diperkirakan terjadi untuk periode selama 10 tahun ke depan. 

Salah satu teknik yang dapat digunakan adalah uji keyakinan yang dipaparkan oleh R.G Coyle dalam System Dinamics Modeling: A Practical Approach (1996):

• Causal Loop diagram harus berhubungan dengan permasalahan,
• Persamaan harus disesuaikan dengan causal loop diagram khususnya tanda + atau – harus konsisten di antara persamaan dengan causal loop.
• Dimensi dalam model harus valid,
• Model tidak menghasilkan nilai yang tidak masuk akal, seperti stok negatif,
• Perilaku model harus masuk akal, artinya apabila ada sesuatu yang seharusnya terjadi, maka harus sesuai dengan apa yang diharapkan dari model tersebut,
• Massa model harus balance, artinya total kuantitas yang telah masuk dan keluar dari proses sistem tetap dapat dijelaskan.